3 月 21 日消息，据“清华系”芯片企业北极雄芯消息，近日，清华大学姚期智院士代表中国 Chiplet 产业联盟，联合国内外 IP 厂商、国内领先封装厂商、国内领先系统与应用厂商共同发布了《芯粒互联接口标准》- Advanced Cost-driven Chiplet Interface（ACC），该标准由交叉信息核心技术研究院牵头，中国 Chiplet 产业联盟共同起草。目前该标准涉及相关的团体标准、行业标准在申请中。
据介绍，《芯粒互联接口标准》ACC 1.0 标准为高速串口标准，着重基于国内封装及基板供应链进行优化，以成本可控及商业合理性为核心导向。
据此前报道，英特尔、AMD、台积电等全球十大相关企业巨头于 2022 年成立了 UCIe 联盟，提供了高至 32G 带宽的芯粒互联标准，适用于 2.5D 以及 3D 先进封装（如 Intel EMIB、台积电 CoWoS 等等）。
而中国 Chiplet 产业联盟本次发布的《芯粒互联接口标准》ACC 为 32G 以上带宽的高速串口标准，侧重于针对国产基板及封装供应链体系的优化和适用性，以及成本可控。
两者的适用性区别主要在于面向的行业领域以及最终用户场景可接受的成本结构：在追求超高性能计算的领域，尽管 UCIe 所需采用的先进封装量产成本可能占到芯片总成本的 60%~70% 甚至更高，但以小面积芯粒互联的方式可有效解决先进工艺制程下大面积芯片良率痛点，在出货量较大的情况下具有较高的商业价值。而在成本较为敏感、出货量规模有限、供应链能力偏弱、保供要求较高的诸多下游领域，采用 ACC 标准更加能够满足商业可行性的需求。
当前国内外主流半导体巨头均有根据自身产品需求所采用的内部互联标准，但均未对外授权开放使用，中国 Chiplet 产业联盟发布的 ACC 标准就是要顺应行业发展潮流，以商业落地为主要目标，通过差异化的技术优势以及极具吸引力的授权价格，最终取得市场广泛使用及推广。
有别于 UCIe 基于全球供应链及先进封装，ACC 标准基于国产基板及封装能力在接口层面进行优化，并且以成本可控作为主要切入点。ACC 标准在联盟内部已经推动了相关企业进行研发，相关企业近期将陆续推出基于 ACC 标准的相应接口产品，并以此推动基于 Chiplet 的异构集成相关方案，以解决国内大算力需求 SoC 市场普遍存在的开发周期长、风险大、迭代慢、投入大等痛点。
从应用领域来看，ACC 标准更加适用于各类异构计算场景，如各类 AI 加速产品、GPU、FPGA、多核 CPU Die 内已经互联后与其他异构模块交互等。对多个单核 CPU 互联中数据流不可预知的 Coherence 交互场景，ACC 标准的延迟对整体性能影响较大。
ACC 1.0 标准：点此下载（PDF）
